Orden Importa: Impacto Oculto de Secuencias de Colocación de Macros
OrderPlace, un marco de evolución de LLM guiado por proxy, reduce hasta un 34% la longitud de cable en colocación de macros. Optimiza el diseño de chips!
#diseño de chips
BigPower: Estimación jerárquica de potencia en CPUs con LLMs
Descubre BigPower, un modelo jerárquico que estima el consumo de potencia en CPUs usando LLMs, sin necesidad de simulación. Optimiza el diseño de chips con IA.
SwiftCTS: Predicción y optimización Pareto de Clock Tree con calibración escasa
SwiftCTS optimiza Clock Tree en segundos: entrena en <5s, predice en microsegundos y reduce errores de potencia al 0.5% con sólo 1-2 ejemplos.
HighTide: Suite de Benchmarks VLSI con Curaduría de Agentes IA
Descubre HighTide: suite Open Source de benchmarks VLSI con curaduría IA. Compilación RTL a GDS incremental con Bazel y caché remota.
LMM-IR: Marco multimodal consciente de netlist para caída de IR
El framework LMM-IR usa IA multimodal con transformers y nubes de puntos 3D para predecir caída de IR estática en chips. Acelera el diseño al reducir horas de análisis a minutos.